泽攸科技 | 薄膜应力与失效：薄膜厚度背后的力学故事
发布时间：
2025-10-30
在现代科技的微观世界里，从智能手机的芯片到高效的太阳能电池板，再到精密的光学镜片，薄膜技术无处不在。这些厚度仅为几纳米到几微米的材料层，赋予了器件独特的光、电、磁、热及机械性能。然而一个看不见、摸不着却至关重要的物理量——“内应力”，时刻影响着薄膜的性能、可靠性乃至最终产品的成败。当应力失控时，薄膜会开裂、脱落或起皱，导致器件完全失效。本文将探讨薄膜内应力的来源、表征方法及其对器件的影响，并介绍相应的工程对策。
在现代科技的微观世界里，从智能手机的芯片到高效的太阳能电池板，再到精密的光学镜片，薄膜技术无处不在。这些厚度仅为几纳米到几微米的材料层，赋予了器件独特的光、电、磁、热及机械性能。然而一个看不见、摸不着却至关重要的物理量——“内应力”，时刻影响着薄膜的性能、可靠性乃至最终产品的成败。当应力失控时，薄膜会开裂、脱落或起皱，导致器件完全失效。本文将探讨薄膜内应力的来源、表征方法及其对器件的影响，并介绍相应的工程对策。
薄膜内应力的“三重门”：它从何而来？
在理想状态下，我们希望薄膜能完美地附着在基底上，如同平静的湖面。但现实是，薄膜在制备和服役过程中，几乎不可避免地会产生内应力。这些应力主要来自三个方面：生长应力、热应力和界面应力。
1. 生长应力：源于“成膜”的瞬间
生长应力，又称本征应力，是在薄膜沉积过程中，原子或分子“安家落户”时产生的。它与薄-基材料的热膨胀系数差异无关，而是由薄膜微观结构的非平衡生长过程决定。
物理气相沉积（PVD）中的应力：在溅射或蒸发等 PVD 工艺中，高能粒子轰击生长中的薄膜表面，会产生“原子实入”效应，将表面原子“楔入”到晶格的间隙位置，形成压应力。相反，如果沉积过程中原子迁移率不足，晶粒间会形成大量的微小空隙，这些空隙在后续的薄膜生长中会被“拉扯”在一起，产生张应力。 著名的“Thornton 模型”就很好地描述了溅射压力和温度如何通过影响原子迁移率，进而调控薄膜从张应力区向压应力区转变。
化学气相沉积（CVD）中的应力：CVD 过程涉及复杂的前驱体化学反应和表面过程。例如，在多晶硅薄膜的生长中，晶粒在生长过程中会相互挤压、合并，产生压应力。此外，反应副产物（如氢）在薄膜中的掺入与逸出，也会引起晶格畸变，从而产生应力。
2. 热应力：温度变化的“后遗症”
热应力是薄膜体系中最常见也最容易理解的一种应力。它源于薄膜与基底材料之间热膨胀系数（CTE）的不匹配。薄膜通常在高温下制备（如退火、CVD 生长），当体系从高温冷却至室温时，如果薄膜的 CTE 大于基底，它会比基底收缩得更多，从而受到基底的拉扯，产生张应力。反之，如果薄膜的 CTE 小于基底，则会受到基底的挤压，产生压应力。
热应力的大小可以通过以下公式估算：
其中，Ef 和νf 分别是薄膜的杨氏模量和泊松比，αf 和αs 分别是薄膜和基底的热膨胀系数，T_deposition 和 T_room 分别是沉积温度和室温。这个公式清晰地表明，CTE 失配（αf-αs）和温度变化范围是决定热应力大小的关键。
3. 界面应力：微观层面的“不兼容”
在薄膜与基底的交界处，由于晶格常数或原子排列方式的不同，会产生界面应力，也称为外延应力。当一种晶体材料在另一种晶体基底上外延生长时，为了保持原子在界面处的对齐，薄膜的晶格会被迫拉伸或压缩，以匹配基底的晶格，从而在薄膜内部积累了巨大的弹性应变能。
随着薄膜厚度的增加，这种应变能会不断累积。当厚度超过一个临界值时，体系会选择通过引入位错等晶格缺陷来释放应力，尽管这会破坏晶体的完美性。理解和控制界面应力对于半导体异质结器件（如 LED、激光器）的性能至关重要。
洞察应力：如何精确测量薄膜的“内心情绪”？
既然应力如此重要，我们该如何精确地测量它？由于无法直接将传感器放入薄膜中，科学家们开发了多种间接测量方法，其中最经典和广泛应用的是基于“斯托尼公式”的曲率测量法。
1、核心思想：以“形”观“力”
当有应力的薄膜沉积在平整的基底上时，整个体系会像一个双金属片一样发生弯曲。张应力会使基底朝薄膜一侧凹陷，而压应力则使其凸起。通过精确测量这种微小的弯曲（曲率半径的变化），就可以反推出薄膜的内应力大小。
斯托尼公式是这一思想的数学体现：
其中，下标 s 和 f 分别代表基底和薄膜；E, ν, t 分别是弹性模量、泊松比和厚度；R₀和 R 分别是沉积薄膜前后的基底曲率半径。
2、主流测量方法
光学法（激光扫描法）：这是目前最主流的非接触式测量方法。一束激光束以特定角度入射到样品表面，通过测量反射光束角度的变化来计算样品表面的曲率。 现代设备可以实现高速、高精度的全晶圆扫描，实时监控应力在整个样品表面的分布。
X 射线衍射法：XRD 不仅可以分析材料的晶体结构，还能通过测量晶面间距的变化来精确计算晶格应变，进而得到应力。 “sin²ψ”法是其中一种经典技术，特别适用于多晶薄膜。 XRD 的优势在于可以直接测量应力，而无需知道材料的弹性模量，且能区分应力的不同分量。
台阶仪法：对于由应力引起的较大形变，可以使用高精度的台阶仪来直接测量样品的表面轮廓。台阶仪的探针在样品表面轻轻划过，精确记录下表面的高度起伏。通过对测量得到的二维轮廓数据进行曲率拟合，就可以计算出曲率半径 R，再代入斯托-尼公式得到应力值。
在半导体制造、平板显示等领域，经常需要对大尺寸样品（比如 300mm 硅片以上、大型光学镜面、显示屏基板）的全局平整度、翘曲度进行测量。这些宏观的形貌参数，其背后往往就是薄膜应力分布不均的直接体现。例如泽攸科技的大样品尺寸台阶仪（如 JS500C），凭借其从毫米到米级的超大扫描范围和亚纳米级的垂直分辨率，能够精准地获取整个大尺寸样品的表面轮廓数据，为计算全局应力分布、评估 CMP 后膜厚的均匀性以及分析基板的翘曲度提供了强大的数据支持。它真正实现了全尺度覆盖，成为守护宏观工件纳米级精度的利器。
失控的后果与工程对策
当薄膜内应力超过其承受极限或与基底的结合强度时，灾难性的失效就会发生。
开裂：当张应力过大时，薄膜会像被拉伸的橡皮筋一样断裂，形成贯穿薄膜的裂纹。
屈曲与剥离：当压应力过大时，薄膜会像受压的尺子一样发生弯曲，形成褶皱或“电话线”状的屈曲形貌。如果应力进一步增大，或者薄膜与基底结合不牢，薄膜就会从基底上成片脱落。
面对棘手的应力问题，工程师们发展出了一系列精巧的调控策略：
工艺参数优化：如前所述，通过调控沉积温度、背景气体压力、离子轰击能量等工艺参数，可以直接影响薄膜的微观结构，从而调控其本征应力。这是最直接、最常用的方法。
热处理（退火）：退火是释放和调控应力的有效手段。通过将样品加热到一定温度并保温，可以给予原子足够的能量进行迁移和重排，修复晶格缺陷，减小微观空隙，从而降低本征应力。同时，通过精确控制退火后的降温速率，也可以对热应力进行一定程度的调控。
多层膜结构设计：设计巧妙的多层膜结构，可以实现“以力制力”。例如，可以交替沉积张应力层和压应力层，使它们在宏观上相互抵消，从而降低整个膜系的净应力。这种应力补偿技术在精密光学涂层等领域应用广泛。
引入缓冲层/插入层：在薄膜与基底之间插入一层特殊的缓冲层，可以有效缓解由于晶格失配或热失配引起的应力。例如，在 GaN 外延生长中，通常会先生长一层低温 GaN 或 AlN 作为缓冲层。
薄膜内应力是一个贯穿于材料制备、器件设计与生产制造全链条的核心问题。它既是挑战，也是机遇。深刻理解应力的来源，精确掌握其表征方法，并灵活运用各种工程调控手段，是确保现代高科技产品性能和可靠性的关键。从测量一片晶圆的微观翘曲，到守护航空发动机叶片的精密轮廓，像泽攸科技大尺寸台阶仪这样的精密测量仪器，正在为我们洞察并掌控这个微观力学世界，提供着越来越强大的支持，守护着从芯片到苍穹的纳米级精度。
参考资料
1、Jaramillo - Fernandez, J. (2015). Tuning the thermal conductivity of polycrystalline films via multiscale structural defects and strain.
2、涂层/基体体系的界面应力分析[J]. 固体力学学报, 2006, 27(2): 203-206.
3、测试 Go. 台阶仪的原理与应用指南
4、邵淑英（2004）. 薄膜应力的产生机理与控制技术研究
相关新闻
